

VIAVI

Xgig 4 レーン エクササイザー

PCI Express® 6.0 対応

この PCIe エクササイザーは、64GT/秒での詳細なテストと分析のための PCIe 6.0 データストリームと応答を生成します。

VIAVI Xgig® PCIe 6.0 6P4 エクササイザーは、Xgig PCIe 製品ポートフォリオに次世代の高速テスト機能をもたらします。エクササイザーは、PCIe データトラフィックを完全にビットレベルで繰り返し制御できるため、プロトコル通信の困難な問題をデバッグするための貴重なツールです。

エクササイザーは、PCIe 6.0 64GT/秒のトラフィックを生成し、応答します。ルートコンプレックス (RC) または端末 (EP) デバイスの動作をエミュレートするように設定でき、ホストと端末デバイスをテストするための高度に設定変更が可能なリンクパートナーとして効果的に機能します。さらに、オーダーセット (TS0、TS1、TS2 など) および TLP、DLLP、LTSSM シーケンスは、入力に基づいてリアルタイムで定義、実行、さらには変更することができます。6P4 は、PCIe FLIT モードおよび非 FLIT モード動作をサポートします。

6P4 はまた、PCIe 6.0 コントローラーのステートマシンの詳細な検証とデバッグもサポートします。ファームウェアやアプリケーションソフトウェアのデバッグやパフォーマンスチューニングが可能になります。エクササイザーは非準拠の PCIe シーケンス用にプログラムできるため、正しいシステム動作では正常でなく、他の方法では評価が非常に困難な境界条件やストレス条件のテストが可能になります。

エクササイザーには分析機能が内蔵されており、自動的に有効化されたエクササイザーとそのリンクパートナー間の全二重データをキャプチャします。双方向データは、Expert™ などの VIAVI ツールを使用しての詳細な分析用に保存できます。


スクリプト API を使用すると、複雑なカスタムエクササイザーテストスクリプトを新規に、または予め定義されたライブラリスクリプトに変更を加えて作成できます。

VIAVI PCIe 6.0 エクササイザーは、単一 CEM カードフォームファクターで提供されるエクササイザー機能を備えた完全統合ソリューションです。

主な特徴

- エクササイザーとそのリンクパートナー間のトラフィックフローのキャプチャと分析が可能
- PCIe 6.0 64GT/秒準拠のデータパケットの生成と応答
- 64GT/秒 PAM4 で動作し、他の 2.5、5.0、8.0、16、32GT/秒 NRZ のすべての PCIe データレートに対応
- 1、2、4 レーンのリンクをサポート
- 合計 32GB メモリ (アップストリームキャプチャ 16GB、ダウンストリームキャプチャ 16GB)
- ユーザーはリンクレートと幅を設定し、他のレートへの移行を制御可能
- 完全に統合されたアナライザ機能により、さまざまなテスト条件が可能
- 新しい PCIe FLIT モード、FEC、TS0 オーダーセットに対応
- 履歴ログ付きの LTSSM 状態追跡
- ポジティブおよびネガティブなテストケースに対するユーザーによる設定変更が可能なカスタムテスト構成
- スクリプト API により、複雑なユーザー定義のテストケースを作成可能
- 強力なグラフィカルな制御インターフェイスにより、ステータス情報を素早く提供し、テストケースを迅速にセットアップ可能
- Xgig ツールと エクササイザーユーザーインターフェイスは、Windows 対応 PC 上で動作

PCIe 6.0 用 Xgig 6P4、4 レーンエクササイザー



VIAVI PCIe 6.0 エクササイザーは、単一の CEM カードフォームファクターで提供されるエクササイザー機能を備えた完全に統合されたソリューションです。

Xgig エクササイザーインターフェイス - 開始ページ




図 1 - エクササイザーの開始画面

エクササイザーのユーザーインターフェイス

Xgig PCIe エクササイザーのユーザーインターフェイスを使用すると、テストのセットアップと実行が簡単になります。上の図 1 は、エクササイザーの起動画面を示します。上部のバーには標準的な Windows™ 制御項目が含まれています。下にある 2 番目のバーには、頻繁に実行するタスク用のさまざまなクイック起動ボタンがあります。

左側には、設定、コンプライアンステスト、その他の機能のアイコンがあります。[Settings (設定)]>[General (全般)]タブが最初に表示されます。クロッキング、リセット、その他の基本的な制御を含む、テストベンチ構成に関する情報が提供されます。

[Settings (設定)] から、広範なエクササイザーパラメータの制御にアクセスできます。[LTSSM] タブでは、リンクの設定と操作を制御できます。

例えば、TX および RX 設定はこのタブから調整できます。タイムアウトやその他のパラメータを設定することもできます。[Settings (設定)] タブでは、テストデータレートと最大リンク幅を強制的に制限できます。

[Settings (設定)] アイコンの下にある [Compliance Test (コンプライアンステスト)] アイコンをクリックすると、実行するテストを選択するためのパネルが開きます。

[Compliance Test (コンプライアンステスト)] アイコンの下に、Exerciser の PCIe 構成スペースパラメータを定義するための [Config Space (構成スペース)] アイコンが開きます。

現在のテストとベンチのステータスは、エクササイザーウィンドウの下部に常に表示されています。

テストアプリケーション

次の表に、利用可能な機能の一部と、Xgig PCIe エクササイザーを使用して実行できるテストを示します。

新しい PCIe FLIT モードのサポート	ROM 書き込みアドレス空間のサイズとオフセットの定義
新しい PCIe FEC のサポート	Cfg 読み取りアドレス空間のサイズとオフセットの定義
新しい TS0 オーダーセットのサポート	Mem64 読み取りアドレス空間のサイズとオフセットの定義
64GT/秒 PCIe 6.0 PAM-4 シグナリングのサポート	Mem32 読み取りアドレス空間のサイズとオフセットの定義
制御クロックソース	IO 読み取りアドレス空間のサイズとオフセットの定義
リセット機能の制御と検証	ROM 読み取りアドレス空間のサイズとオフセットの定義
DUT パワーの制御	構成スペースタイプ 0 ヘッダー (32b) のサポート
LTSSM がサポートするステータス: 検出、クワイエット、構成、L0、L1、回復	構成スペースタイプ 1 ヘッダー (64b) のサポート
データレートの設定	視差エラーオプションの挿入
リンク幅の設定	シンボルエラーオプションの挿入
LTSSM ステータス遷移の編集	同期ビットエラーオプションの挿入
リンク幅変更の制御	ACK/NACK ポリシーの定義
リンク速度変更の制御	ACK/NACK DLLP 生成/受信の制御
テストの移行: 任意の速度/幅から他の速度/幅へ	アイドル生成の制御
リンクステータス変更の制御	TLP シーケンス番号の自動生成
TX パラメータの設定	TLP LCRC の自動生成
RX パラメータの設定	NACK された TLP の自動再送信
イコライゼーション手順の制御	ステータスのタイムアウトの検証
TLP 32b メモリパケットの生成	リプレイタイムアウトの設定
TLP 64b メモリパケットの生成	SKP 生成の制御
TLP IO パケットの生成	8b/10b および 128b/130b エンコーディングの制御
TLP 構成パケットの生成	サイドバンド信号の制御と監視
TLP メッセージパケットの生成	カスタムテスト構成を定義可能
不良 TLP パケットの実行	カスタムテストスイートと実行シーケンスの定義
TS0/TS1/TS2 データの定義	テスト内容の表示
Cfg 書き込みアドレス空間のサイズとオフセットの定義	テスト結果の表示
Mem64 書き込みアドレス空間のサイズとオフセットの定義	LTSSM ログの表示
Mem32 書き込みアドレス空間のサイズとオフセットの定義	広範なエラー数情報の表示
IO 書き込みアドレス空間のサイズとオフセットの定義	

オーダー情報

パーツ番号	説明
XGIG6P-PCIE6-X4-PF	PCIe 6.0 4 レーンエクササイザープラットフォーム
XGIG6P-PCIE6-X4-EX	PCIe 6.0 4 レーンエクササイザライセンスキー



〒163-1107
東京都新宿区西新宿6-22-1
新宿スクエアタワー7F

電話: 03-5339-6886
FAX: 03-5339-6889
Email: support.japan@viavisolutions.com

© 2024 VIAVI Solutions Inc.
この文書に記載されている製品仕様および内容は
予告なく変更されることがあります
xgig-4lane-exerciser-pcie6-ds-snt-nse-ja
30193987 902 0124