什么是 PCIe 4.0？
PCIe 4.0（也称为 PCIe 4、PCIe Gen 4、PCI 4、PCI Express 4.0）是第四代高速计算机总线技术外围组件快速互连 (PCIe)。PCIe 4.0 旨在以较低的成本解决需要更高带宽的应用，让那些想知道“PCIe 4.0 是否向后兼容”的人可以放心的是，PCIe 4.0 仍然完全向后兼容前几代 PCIe。
该规范定义了可变数据通路宽度（x1、x2、x4、x8、x16 和 x32），这使开发人员能够访问许多数据通路宽度和速度配置，并满足各种带宽要求的应用。例如，存储应用使用 PCIe x4 数据通路宽度，而能够从更高带宽中获益的高性能应用可以使用 PCIe x16 数据通路宽度。
与 PCIe 4.0 SSD 配合使用的兼容 PCIe 4.0 主板的顺序读/写速度是上一代 PCIe 3.0 系列 SSD 的两倍，是一些较慢的 SATA SSD 技术的十倍以上。
PCI Express 4.0 规范于 2017 年 10 月最终确定，公布的传输（位）速率为 16 GT/秒，是上一版本 PCIe 3.0 的位速率的两倍。在下表中，您可以看到 PCIe 3.0 与 PCIe 4.0 提供的聚合带宽选项。
| 带宽 (GBPS) | PCIE X1 | PCIE X2 | PCIE X4 | PCIE X8 | PCIE X16 |
|---|---|---|---|---|---|
| PCIe 3.0 | 1.97 | 3.94 | 7.87 | 15.75 | 31.51 |
| PCIe 4.0 | 3.94 | 7.87 | 15.75 | 31.51 | 63.02 |
PCIe 4.0 有何不同？
2003 年，第一代 PCI Express PCIe 1.0 发布，并迅速取代了之前的总线标准 PCI 和 AGP（加速图形端口）。后者是专门为带宽要求更高的图形控制器连接开发的。
对 PCI 的改进显而易见，串行接口格式取代了 PCI 的并行格式，每个连接设备的单独总线取代了笨重的 PCI 共享总线体系结构。PCIe 1.0 最初称为高速互连，其带宽规格为每条数据通路 250 MB/秒，传输速率为 2.5 GT/秒。
在 2007 年和 2010 年分别发布的 2.0 和 3.0 版本中，确立了每个完整 PCIe 版本带宽翻倍的惯例。PCIe 3.0 的增量改进包括编码方案从 8b/10b 更新到 128b/130b。尽管 PCIe 插槽和连接卡之间的最低版本和速度将始终决定实际的带宽性能和时间限制，但每次连续迭代时，PCIe 仍向后兼容以前的版本。
PCIe 4.0 最终版本规范在 PCIe 3.0 之后整整 7 年才发布，打破了此前的 4 年一次发布的节奏。对于开发人员来说，通过向后兼容的机械和电气外形来维持带宽翻倍的既定 PCIe 标准是一项更加艰巨的任务。
在满足这一具有挑战性的性能预期的同时，PCIE Gen4 还引入了功能性增强，包括降低系统延迟、增加带宽数据通路的可扩展性以及通道余量功能，以评估 PCIe 通道每条数据通路的电气完整性和可靠性。
PCIe Gen4 速度
在包含大量额外改进的同时，PCIe Gen4 速度的显著提升仍然是实现新应用的众多优势和途径的最佳核心。随着每个后续版本的速度提升，PCIe x4（四条数据通路）现在已经超过了 PCIe x16（16 条数据通路）的第一代吞吐量。
为了提供一些真实环境，PCIe 4.0 标准的传输速率表示在差分对上每秒发生 1600 万次的电压切换。
PCIe 的这种速率翻倍传统使 PCIe 4.0 能够为云服务器和数据中心等高端应用节省成本，同时提高笔记本电脑和平板电脑等独立设备的性能、用户体验和空间效率。
尽管比特率和带宽规格在过去 16 年中大幅提高，但仍需要更高的速度才能跟上网络架构的整体要素。400G 以太网技术每个方向需要 50GB 才能跟上步伐，超过了 PCI Express Gen4 的最高速度。由于总线通常会成为 x86 架构中的瓶颈，高级应用可能已经在等待未来几代 PCIe 承诺的超高带宽。
| 版本 | 传输速率 | 吞吐量/数据通路 | x16 吞吐量 |
|---|---|---|---|
| PCIe 1.0 | 2.5 GT/秒 | 250 MB/秒 | 4.0 GB/秒 |
| PCIe 2.0 | 5.0 GT/秒 | 500 MB/秒 | 8.0 GB/秒 |
| PCIe 3.0 | 8.0 GT/秒 | 1.0 GB/秒 | 16.0 GB/秒 |
| PCIe 4.0 | 16.0 GT/秒 | 2.0 GB/秒 | 32.0 GB/秒 |
PCIe 4.0 架构
PCIe 4.0 的架构旨在提供更高的速度，以及更经济的数据通路分配。通过 PCIe Gen4 实现的 I/O 引脚使用率的任何降低都等同于功耗成比例的提高。例如，GPU 传统上使用 16 条数据通路，而 PCIe 4.0 NVMe 驱动器将消耗额外的 4 条数据通路。这种 PCIe x4 对 x16 的要求可能会很快耗尽标准主板上的 20-24 条 PCIe 数据通路。
随着 PCIe Gen4 的出现，用户可以选择将带宽增加一倍或将通道减半，后者利用 PCIe x4、x8 或 x16 设备卡的任意组合提供更多可自由选择的插件。
PCI Express Gen4 架构还包括几个旨在提高效率和功耗的附加功能。服务设备的扩展标签和信用是可以掩盖延迟和优化带宽饱和的功能。PCIe 4.0 的其他新要素包括增强系统错误和改进 I/O 虚拟化的卓越可靠性、可用性和可维护性 (RAS) 功能。通过利用 I/O 虚拟化，虚拟软件设备可以替代其物理等效设备，例如网络接口卡 (NIC)。
PCIe 4.0 挑战
PCIe 4.0 中包含的一长串架构增强也带来了许多技术挑战。插入损耗比以前的版本更高。在适应更严格的余量要求的同时保持信号完整性是一个难以克服的障碍。由于 PCIe Gen4 伴随频率较高，最大轨线长度从 PCIe Gen3 的 16-20 英寸减少到 10-12 英寸。
带宽的增加也相应地提高了基准时钟的性能要求。现在，适当的时钟架构决策需要更多的分析，以确保足够低的抖动和频率稳定性水平，满足 PCIe 3.0 要求的时钟可能不一定满足 PCIe 4.0 设备的需求。
测试 PCIe 4.0
PCIe 4.0 设计增强所固有的挑战也延伸到了测试领域。随着速度的再次翻倍，数据捕获、分析、存储和可视化的标准也随之提高。PCIe Gen4 固有的更高频率和通道损耗是新测试平台应用的额外考虑因素。参考时钟测试变得更加复杂，现在需要对所有四次 PCIe 迭代和数据速率进行相位抖动要求测试。
PCIe 测试期间观察到的一些常见硬件问题包括链路速度问题、流量问题以及恢复后的链路质量问题。协议分析仪是一款多功能的 PCI Express 测试仪，也是测试和调试许多 PCIe 问题的强大解决方案。随着 PCI Express 4.0 速度的提高，过滤特定数据包和记录长序列的能力成为越来越有价值的测试设备功能。
用于分析和测试的 PCIe 4.0 解决方案&
纵观 PCIe 标准的历史，测试设备不断发展和调整，以满足架构中对速度倍增和额外复杂性的要求。为了确保准确和全面的测试，应该使用多种工具和流程。
专为 PCI Express 4.0 设计的分析仪具有对流量的高度可见性和先进的轨线分析功能，已成为不可或缺的工具。测试平台（例如 Xgig 4K16 协议分析仪/干扰器）还提供错误注入功能的优势，以及在单个机箱上同时进行分析和干扰的方法。内存分段使捕获多条轨线成为可能。上行和下行方向的 64GB 内存也为流量数据捕获提供了充足的存储容量。
PCIe 5.0 及更高版本
PCIe 5.0 规范最终版本于 2019 年 5 月完成。据负责 PCIe 发布的组织 PCI-SIG 称，PCIe 5.0 获得了业界的热烈响应，加快了硬件和测试解决方案的开发周期。PCIe 5.0 固有的电气改进在 PCIe Gen4 观察到的许多信号完整性问题中占据主导地位。通常，PCIe Gen 5 还提供完全的向后兼容性，传输速率是 PCI Express 4.0 的两倍，即惊人的 32.0 GT/秒。
PCIe 4.0 的出现或许让人们等待了太长时间，但巨大的飞跃证明了这一漫长的酝酿期是值得的。随着 PCIe 5.0、PCIe 6.0 及更高版本的接力传递，对设计和测试专业人员的需求将继续有增无减。幸运的是，新一代协议分析仪和其他多功能测试仪已证明这种挑战是值得的，这对未来几代来说是个好兆头。